A TSMC apresentou nesta quarta-feira uma prévia de suas novas tecnologias de fabricação de chips, chamadas A13 e A12, com previsão de entrada em produção em 2029. O anúncio foi feito à margem de um evento da empresa no Vale do Silício, nos Estados Unidos, e detalha avanços em miniaturização, eficiência energética e capacidade de processamento. De acordo com informações do Valor Empresas, a companhia também atualizou seus planos para encapsulamento avançado e expansão de capacidade diante da demanda crescente por inteligência artificial.
Segundo a empresa, a tecnologia A13 representa um aprimoramento em relação à A14, ou de 1,4 nanômetro, cuja produção está prevista para começar em 2028. Na comparação com a A14, a TSMC afirmou que a A13 reduzirá a área do chip em 6% e oferecerá ganhos em eficiência energética e desempenho. A A12, por sua vez, foi apresentada como outra evolução da plataforma A14 e também incorporará a tecnologia Super Power Rail, voltada ao fornecimento de energia pela parte traseira do chip.
O que a TSMC disse sobre as tecnologias A13 e A12?
Durante a apresentação, Kevin Zhang, vice-presidente sênior e vice-diretor de operações da companhia, afirmou que a nova arquitetura amplia a densidade e adiciona recursos voltados a computação de alto desempenho, inteligência artificial e aplicações específicas.
“Aproveitamos a A14 e aprimoramos ainda mais com a A13, que oferece mais 6% de densidade, tudo isso com redução geométrica. Além disso, adicionamos a alimentação na parte traseira para fornecer recursos de computação de alto desempenho (HPC), inteligência artificial (IA) e aplicações exclusivas. É um conjunto de tecnologias fantástico”
— Publicidade —Google AdSense • Slot in-article
A TSMC informou ainda que desenvolveu a tecnologia SPR para fornecer energia na parte traseira do wafer, o que, segundo a empresa, melhora a fiação interna do chip e aumenta a eficiência energética. Tanto a A13 quanto a A12 devem entrar em produção em 2029, de acordo com o cronograma apresentado.
Como está a produção atual da TSMC?
A empresa afirmou que já iniciou a produção em larga escala de sua tecnologia de chip de dois nanômetros, descrita no texto original como a mais avançada da companhia. Ainda assim, a principal receita de 2026 deve continuar vindo da produção de chips de três nanômetros, segundo a própria TSMC.
Além das novas plataformas de fabricação, a companhia anunciou atualizações para sua tecnologia avançada de encapsulamento CoWoS. A TSMC começou a produção de CoWoS com tamanho de retículo de 5,5 polegadas e planeja versões maiores, com tamanho de retículo de 14 polegadas, capazes de integrar aproximadamente dez chips de computação de grande porte e 20 stacks de HBM. A previsão de produção dessa configuração é 2028.
Por que a empresa está ampliando a capacidade?
A expansão ocorre em meio ao aumento da demanda por infraestrutura voltada à inteligência artificial. Segundo Cliff Hou, vice-presidente sênior e vice-diretor de operações da TSMC, a demanda por wafers para aceleradores de IA deve crescer 11 vezes entre 2022 e 2026.
De acordo com Hou, a empresa está aumentando a capacidade de produção de encapsulamento de chips e wafers em Taiwan, Japão e Estados Unidos em um ritmo de 2x, impulsionada por esse avanço da IA. Em sua rede global, a TSMC mantém nove projetos de expansão relacionados a CoWoS e wafers.
- Produção de A13 e A12 prevista para 2029
- Produção de A14 prevista para começar em 2028
- Configuração maior de CoWoS prevista para 2028
- Expansão de capacidade em Taiwan, Japão e Estados Unidos
O que muda nas fábricas dos Estados Unidos e do Japão?
No Arizona, a TSMC afirmou que a produção de wafers N5 e N4 em 2026 será 1,8 vez maior do que em 2025. A empresa também informou que a produção de três nanômetros começará no segundo semestre deste ano.
No Japão, a expectativa apresentada pela companhia é de que a fábrica local mais que dobre a produção de wafers em 2026. Ao comentar a relação entre a produção de wafers e o encapsulamento, Kevin Zhang afirmou que a expansão precisa ocorrer de forma coordenada.
“Portanto, sempre que aumentamos a capacidade de produção de wafers, precisamos expandir o número de wafers disponíveis (CoWos) para acompanhar o crescimento “
Com isso, a TSMC sinaliza que sua estratégia para os próximos anos combina o avanço para nós menores de fabricação com o reforço da infraestrutura de encapsulamento e da capacidade industrial em diferentes países, tendo a inteligência artificial como principal vetor de demanda.
